Gambar 1 menunjukkan sebuah clocked SR flip-flop yang dikomando oleh sisi menuju positip dari pulsa clock. Ini berarti bahwa FF akan mengubah keadaan hanya apabila suatu sinyal diberikan kepada clock inputnya (disingkat CLK atau C ) melakukan suatu transisi dari 0 ke 1. Input-input S dan R mengontrol keadaan FF dengan cara yang sama seperti yang diuraikan pada SR FF dasar (tanpa clock), tetapi FF tersebut tidak akan memberikan respon kepada input-input ini sampai saat terjadinya transisi sisi naik dari pulsa clock. Ini ditunjukkan oleh bentuk gelombang pada gambar 2.
Gambar 1. Clocked SR Flip-Flop dengan pulsa clock aktif tinggi
Tabel kebenaran
Gambar 2. Bentuk-bentuk gelombang
Dari gambar 2 terlihat bahwa output FF tidak terpengaruh oleh sisi menuju negatip dari pulsa clock. Juga perhatikan bahwa level-level S dan R tidak mempunyai pengaruh terhadap FF kecuali pada saat terjadi transisi menuju positip dari pulsa clock. Input-input S dan R pada hakekatnya adalah input-input pengontrol, yang mengontrol ke keadaan mana output FF apabila terjadi pulsa clock. Clock input adalah trigger input, yang sesungguhnya menyebabkan berubahnya keadaan FF sesuai dengan level dari input-input S dan R.
Gambar 3 menunjukkan symbol untuk sebuah Clocked SR FF yang CLK inputnya mendapat trigger pada saat transisi menuju negatip. Lingkaran kecil yang digambar pada CLK input menunjukkan bahwa FF ini akan mendapat trigger pada saat CLK berubah dari 1 ke 0.
Gambar 3. Clocked SR Flip-Flop dengan pulsa clock aktif rendah
Rangkaian internal Clocked SR FF dalam kenyataannya sudah ada dalam bentuk IC, rangkaiannya terdiri dari dua bagian yaitu :
- NAND latch yang disusun oleh NAND-3 dan NAND-4
- Rangkaian pulsa yang disusun oleh NAND-1 dan NAND-2
Gambar 4 Rangkaian Clocked SR Flip-Flop
0 komentar:
Posting Komentar