NAND Gate Latch

Rangkaian dasar Flip-Flop dapat disusun dari dua buah NAND gate atau NOR gate. Apabila disusun dari NAND gate, disebut dengan NAND gate latch atau secara sederhana disebut latch, seperti ditunjukkan pada gambar dibawah (a). Dua buah NAND gate disilangkan antara output NAND gate-1 dihubungkan dengan salah satu input NAND gate-2, dan sebaliknya. Output gate (output latch) diberi nama Q dan Q’. Pada kondisi normal kedua output tersebut saling berlawanan. Input latch diberi nama SET dan RESET. Gambar (b) menunjukkan symbol dari NAND gate latch.

Tabel kebenaran

Ikhtisar dari NAND gate latch :

1. SET = 0, RESET = 1  selalu menghasilkan Q = 1, tanpa mempedulikan keadaan output FF sebelumnya. Ini disebut mengeset atau stting FF pada keadaan 1 atau keadaan tinggi.
2. SET = 1, RESET = 0  selalu menghasilkan Q = 0, tanpa mempedulikan keadaan output FF sebelumnya. Ini disebut mereset FF pada keadaan 0  atau keadaan rendah.
3. SET = 1, RESET = 1  tidak mempengaruhi keadaan FF. FF tetap berada pada keadaan sebelumnya.
4. SET = 0 , RESET = 0  adalah keadaan tak menentu dan tidak seharusnya digunakan.