Clocked SR Flip-Flop

Gambar 1  menunjukkan sebuah clocked SR flip-flop  yang dikomando oleh sisi menuju positip dari pulsa clock. Ini berarti bahwa FF akan mengubah keadaan hanya apabila suatu sinyal diberikan kepada clock inputnya (disingkat CLK atau C ) melakukan suatu transisi dari  0  ke  1. Input-input  S  dan  R  mengontrol keadaan FF dengan cara yang sama seperti yang diuraikan pada SR FF dasar (tanpa clock), tetapi FF tersebut tidak akan memberikan respon kepada input-input ini sampai saat terjadinya transisi sisi naik dari pulsa clock. Ini ditunjukkan oleh bentuk gelombang pada gambar 2.

Gambar 1.  Clocked SR Flip-Flop dengan pulsa clock aktif tinggi

Tabel kebenaran

Gambar 2. Bentuk-bentuk gelombang

Dari gambar 2  terlihat bahwa output FF tidak terpengaruh oleh sisi menuju negatip dari pulsa clock. Juga perhatikan bahwa level-level  S  dan  R  tidak mempunyai pengaruh terhadap FF kecuali pada saat terjadi transisi menuju positip dari pulsa clock. Input-input  S  dan   R  pada hakekatnya adalah input-input pengontrol, yang mengontrol ke keadaan mana output FF apabila terjadi pulsa clock. Clock input adalah trigger input, yang sesungguhnya menyebabkan berubahnya keadaan FF sesuai dengan level dari input-input  S  dan R.

Gambar 3  menunjukkan symbol untuk sebuah Clocked SR FF yang CLK inputnya mendapat trigger pada saat transisi menuju negatip. Lingkaran kecil yang digambar pada CLK input menunjukkan bahwa FF ini akan mendapat trigger pada saat CLK berubah dari  1  ke  0.

Gambar 3. Clocked SR Flip-Flop dengan pulsa clock aktif rendah

Rangkaian internal Clocked SR FF dalam kenyataannya sudah ada dalam bentuk IC, rangkaiannya terdiri dari dua bagian yaitu :

1. NAND latch yang disusun oleh NAND-3 dan NAND-4
2. Rangkaian pulsa yang disusun oleh NAND-1 dan NAND-2

Gambar 4  Rangkaian Clocked SR Flip-Flop

Read More »

Pulsa Clock ( Sinyal Jam )

Hampir semua system digital beroperasi sebagai system-sistem urutan sinkron atau synchronous sequential system. Yang dimaksud adalah bahwa urutan operasi disinkronisasikan oleh suatu pulsa yang disebut pulsa clock. Pulsa clock yaitu pulsa-pulsa periodik yang biasanya berbentuk bujur sangkar (duty cycle 50%), seperti yang ditunjukkan pada gambar di bawah.

Operasi-operasi yang terjadi di dalam system digital diusahakan terjadi pada waktu-waktu pulsa clock bertransisi dari 0 ke 1 atau dari 1 ke 0. Waktu-waktu transisi ini ditunjukkan pada gambar di bawah. Transisi 0-ke-1 disebut sisi naik (rising edge) atau sisi menuju positip, transisi dari 1-ke-0 disebut sisi jatuh (falling edge) atau sisi menuju negatif.

Pulsa clock ini digunakan pada Flip-Flop untuk mengubah keadaan-keadaan pada salah satu sisi naik atau sisi turun dari pulsa clock. Dengan kata lain pulsa clock FF akan mengubah keadaan-keadaan pada transisi clock yang sesuai dan akan diam/istirahat (rest) antara pulsa-pulsa clock yang berurutan. Frekuensi dari pulsa-pulsa clock biasanya ditentukan oleh berapa lama waktu yang dibutuhkan FF dan gate-gate di dalam rangkaian untuk memberikan respond terhadap level perubahan-perubahan yang dikomando oleh pulsa clock.

Read More »

NOR Gate Latch

Dua buah NOR gate yang saling disilangkan dikenal sebagai NOR gate latch, dengan dua buah output Q dan Q’ yang saling berlawanan serta dua buah input SET dan RESET, seperti ditunjukkan pada gambar di bawah. Jika logika 1 diberikan pada input S, maka kondisi ini menyebabkan FF di set ke 1 (Q=1). Jika logika 1 diberikan ke input R, maka kondisi ini menyebabkan FF di reset ke 0 (Q=0).

Tabel kebenaran

Ikhtisar dari NOR gate latch :

1. SET = 1, RESET = 0  selalu menghasilkan Q = 1, tanpa mempedulikan keadaan output FF sebelumnya. Ini disebut mengeset atau stting FF pada keadaan 1 atau keadaan tinggi.
2. SET = 0, RESET = 1  selalu menghasilkan Q = 0, tanpa mempedulikan keadaan output FF sebelumnya. Ini disebut mereset FF pada keadaan 0  atau keadaan rendah.
3. SET = 0, RESET = 0  tidak mempengaruhi keadaan FF. FF tetap berada pada keadaan sebelumnya.
4. SET = 1 , RESET = 1  adalah keadaan tak menentu dan tidak seharusnya digunakan.

harga 1 pada SET atau RESET, yang digunakan untuk mengubahnkeadaan FF, dapat merupakan suatu tegangan DC atau pulsa sesaat.

Read More »

NAND Gate Latch

Rangkaian dasar Flip-Flop dapat disusun dari dua buah NAND gate atau NOR gate. Apabila disusun dari NAND gate, disebut dengan NAND gate latch atau secara sederhana disebut latch, seperti ditunjukkan pada gambar dibawah (a). Dua buah NAND gate disilangkan antara output NAND gate-1 dihubungkan dengan salah satu input NAND gate-2, dan sebaliknya. Output gate (output latch) diberi nama Q dan Q’. Pada kondisi normal kedua output tersebut saling berlawanan. Input latch diberi nama SET dan RESET. Gambar (b) menunjukkan symbol dari NAND gate latch.

Tabel kebenaran

Ikhtisar dari NAND gate latch :

1. SET = 0, RESET = 1  selalu menghasilkan Q = 1, tanpa mempedulikan keadaan output FF sebelumnya. Ini disebut mengeset atau stting FF pada keadaan 1 atau keadaan tinggi.
2. SET = 1, RESET = 0  selalu menghasilkan Q = 0, tanpa mempedulikan keadaan output FF sebelumnya. Ini disebut mereset FF pada keadaan 0  atau keadaan rendah.
3. SET = 1, RESET = 1  tidak mempengaruhi keadaan FF. FF tetap berada pada keadaan sebelumnya.
4. SET = 0 , RESET = 0  adalah keadaan tak menentu dan tidak seharusnya digunakan.

Read More »

Flip - Flop

Sejauh ini rangkaian logika yang telah dibahas adalah rangkaian logika kombinatorial yang level-level outputnya pada setiap saat tertentu tergantung kepada level-level yang terdapat pada input-inputnya pada saat itu. Keadaan level input yang terdahulu tidak mempunyai pengaruh terhjadap output-output yang kemudian karena rangkaian kombinatorial tidak mempunyai memori. Sistem-sistem digital kebanyakan terbuat dari dua-duanya, rangkaian-rangkaian kombinatorial dan elemen-elemen memori.

Gambar di bawah menunjukkan diagram blok dari suatu system digital umum yang menggabungkan gate-gate logika dengan elemen-elemen memori. Blok kombinatorial menerima sinyal-sinyal logika dari input-input luar dan dari output-output elemen-elemen memori.

Elemen memori yang paling banyak digunakan adalah Flip-Flop (FF). FF adalah suatu rangkaian logika dengan dua output yang saling berlawanan. Gambar di bawah menunjukkan symbol flip-flop secara umum.

Read More »